DIALOG(R)File 352:Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

008422834

\*\*Image available\*\*

WPI Acc No: 1990-309835/199041

Semiconductor device for use as digital load element - has depletion

MOSFET whose conduction type of channel region is same as source and gate

NoAbstract Dwg 1/7

Patent Assignee: TOSHIBA KK (TOKE )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No

Kind Date Applicat No

Kind Date

Week

JP 2220474

Α

19900903 JP 8940196

19890222 199041 B A

Priority Applications (No Type Date): JP 8940196 A 19890222

Title Terms: SEMICONDUCTOR; DEVICE; DIGITAL; LOAD; ELEMENT; DEPLETED;

MOSFET; CONDUCTING; TYPE; CHANNEL; REGION; SOURCE; GATE; NOABSTRACT

Derwent Class: U12; U13

International Patent Class (Additional): H01L-027/08; H01L-029/78

File Segment: EPI

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03244974 \*\*Image available\*\*

SEMICONDUCTOR DEVICE

PUB. NO.:

**02-220474** [JP 2220474 A]

PUBLISHED:

September 03, 1990 (19900903)

INVENTOR(s): NAKAMURA MITSUTOSHI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-040196 [JP 8940196]

FILED:

February 22, 1989 (19890222)

**INTL CLASS:** 

[5] H01L-029/784; H01L-027/088

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 1003, Vol. 14, No. 524, Pg. 44,

November 16, 1990 (19901116)

## **ABSTRACT**

PURPOSE: To constitute a digital circuit whose switching characteristic is good by a method wherein the film thickness of a semiconductor film deposited on the surface of an insulator is formed to be smaller than the thickness of a depletion layer formed in a channel region.

CONSTITUTION: When a voltage applied across a source and a gate is OV, a channel is formed at a load element 11. The thickness of a semiconductor film 2 formed on the surface of an insulating layer 1 is formed to be smaller than the thickness of a depletion layer formed in a channel region 19 between a source 13 and a drain 14 of the load element 11. Thereby, it is possible to obtain the load element whose characteristic is the same as that of an ideal load installed in an inverter circuit; when a digital signal in a digital circuit is handled, a high-speed switching operation can be achieved and a signal of a higher frequency can be handled easily.

⑲ 日本国特許庁(JP)

①特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平2-220474

Dint. Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)9月3日

29/784 27/088 H 01 L

27/08

3 1 1

審査請求 未請求 請求項の数 3 (全6頁)

半導体装置 60発明の名称

> 创特 頭 平1-40196

頤 平1(1989)2月22日 ②出

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

株式会社東芝 の出 願 人

神奈川県川崎市幸区堀川町72番地

外1名 弁理士 則近 憲佑 の代 理 人

1、 発明の名称

半導体装置

#### 2. 特許結束の範囲

(1) ソース領域とゲート領域の関への印加電圧 が○Vの時にチャネルが形成されているデプレシ ョン型 MOSFET を構成するものにおいて、そのチ ャネルが形成されているチャネル領域の導電型と、 3。 発明の詳細な説明 ソース保収及びゲート領域を滲成する導電型とは 同一の遊電型で構成し、かつソース領域及びゲー ト気域の不能物識皮よりチャネル気域の不能物源 成を低くして構成し、前記半導体験の序さを解記 チャネル内に形成される空泛層の厚さより薄くし たことを特徴とする早準体装置。

② 半導体膜の厚さを次の式

2 [ e \* p / q N A] 1/3

{但し、NAは半導体感の不利物濃度、≠≠は禁止 帝中央から謂ったフェルミエネルギー、 4 は半導 体膜の頻常率、gは電子電荷量である。)

で示される寸法以下の厚さで形成したことを特徴 とする請求項1記載の半導体装置。

(2) P型半導体膜を基体として用い、空乏層の 港成される領域をN-型半導体額で形成し、 ソー ス領域及びゲート領域を N<sup>+</sup>型高濃度拡散領域で 形成したことを特徴とする簡求項1記載の半導体 数位。

(発明の目的)

(産業上の利用分野)

本発明は、デジタル回路に用いる会資素子に好 遺な手導体袋間に関する。

(従来の技術)

通常、インパータ目略、NAND自動あるいは NOR国路等のデジタル回路では、 N型 MOSFET のみで構成している場合には、負荷素子として、 ディプレッション型のN型 MOSFET が用いられて いる。この種の負荷楽子としては、抵抗、エンハ ンスメント型 MOSPET およびディブレッション型 のN型 KOSPET の三種類があり、第3回に示す

## 特開平2-220474(2)

ように、抵抗の特性血線91、エンハンスメント型 MOSFET の特性血線92 およびディブレッション型 のN型 MOSFET の特性曲線93は、尖々その電圧電 波特性が異なり、特に、より定電液の負荷瀬子と してはディブレッション型のN型 MOSFET が好ま しいが、理想的な特性曲線94には程違いものであった。

# D < 2 [+ ++/q NA] 1/2

〈但し、Naは手導体膜の不負物譲渡。 ≠ ≠ は鉄止 帯中央から図ったフェルミエネルギー。 α は半導 体膜の構造率、 q は電子電荷量である。)

半導体膜の厚みDが上記条件を満たす場合、ソース領域の電位が上昇してもチャネル領域の電位はゲート電極によって支配されているために、基板パイアスの影響を受けない。したがって、ボディ効果によるしきい値電圧の正方向へのシフトがなくなるので、理想的な特性由線に近付けること

とは困難となる。また、このような特性血線93であっては、取扱う信号がデジタル信号であるために、スイッチング特性、すなわち、信号被形の立ち上がり立ち下がりが鈍くなると、高い周被数の信号処理が扱い重くなってしまう等の欠点があった。

# (発明が解決しようとする躁躁)

上述したように、従来の半導体装置の欠点を改 良したもので、総線体の裏面に地積させた半導体 腹の腹厚をチャネル領域に形成される空之層の厚 さより移く形成することによって食剤を通過 た半導体装置としての特性(定電過額)を理想的 な特性曲線に近付けるよう構成すると共にのイ ッチング特性の良好なデジタル回路を構成可能な 半導体装置を得ることを目的とする。

#### (発明の構成)

(銀雄を解決するための手段及びその作用)

本発明は、ソース領域とケート領域の購入の印 加電圧が O V の時にチャネルが形成されているデ プレッション数 NOSFET を構成するものにおいて、

が可能となる。第3因の曲線21は、本発明による 負荷男子の負荷特性を示したもので、明らかに理 想的な負荷特性に近いものとなる。

## (突施例)

以下、本発明の実施例について詳細に説明する。 第1回には本発明の半導体装置の原理を説明する 関を新函替成関で示し、第2回に示すようなイン パータ四端に適用した場合について説明する。

このインバータ回路を構成する半導体装置は、MOSPRT (Netal Oxide Semiconductor Field Rifect Translator)を構成し、基体となるSiOaの結婚贈1の表面上にSiの半導体裏2が地積して形成され、この半導体膜2はP型半導体であるが、第2間に示したインバータ回路のドライブポチ10と負荷者子11とを形成するために、ドライブオテ10のドレイン13と、負荷者子11のソース及びドレイン13と、負荷者子11のソース及びドレイン13と、負荷であるため、参照符号は同一の番号を用いて表現するのはは、N型高級皮不能物の拡散した半導体質の域は、N型高級皮不能物の拡散した半導体

## 特開平2-220474(3)

が形成されている。この半導体膜2の表面には、 絶縁膜15を介してドライブ素子10のゲート電極16 と負荷素子11のゲート電極17とが離回して形成され、ゲート電極16はドライブ素子10のソース12及 びドレイン13との間に形成したチャネル領域18に 対向するように配図されていて、ゲート電極17は 負荷湯子11のソース13及びドレイン14との間に形成したチャネル領域19に対向するように配図されている。

この基本となるSiO。の絶縁周1は Si基板20の上に設けられているが、 絶縁暦1やSi基板20を用いずに、半導体膜2を直接、サファイヤのような絶縁物上に形成する SOS (Silicon-On-Sapphice) 構造で構成してもよい。

尚、このゲート電便17は、負荷瀬子11のソース 13と同電位となるように電気的に接続され、出力 電位 Vout となるように構成されている。また。 ドライブ素子10のソース12は接地GNDされ、ゲート電極16は入力電位 VxN、そして、負荷業子11 のドレイン14は電源電位 Vpbに保持して構成され

えた場合に最大となる。これは、ポアソン方程式  $d^*(x)$  /  $d^*=qN_A/x$  を境界条件(x=D、 $d \neq (x)$  / d x = 0、 $\phi = 0$ )で無くと、

$$\phi(x) = (qN_A/2z) D^2 (1-x/D))^2$$

となり、表面(x=0)の電位を、空気層の解が 最大となる  $2 \neq y$ とすると、

$$2\phi_F = q N_A D^2 / 2 \epsilon$$

となるので.

となる。

この機な本発明の半導体装置は、インパータ目路の負荷妻子として用いることにより、第3個中の特性曲線21で示すように、理想的な負荷(特性曲線94)をインパータ四路に設けたと同様な特性を有する負荷妻子が得られる。尚、第3個中に単なる抵抗負荷の特性曲線23と従来のディブレッション型負荷妻子の特性曲線93についても比較のた

ている.

特に、この食物素子11は、ソース・ゲート間の 印加電圧が0 Vの時にチャネルが形成されている。 そして、絶縁関 1 の表面上に形成されている半導 体膜 2 の厚さが食荷素子11のソース13及びドレイ、 ソ14との間のチャネル領域19に形成される空乏層 の厚さより稼く形成されている。この関係は、早 準体膜 2 の厚さDが、

## D = 2 [ : + / q NA] \*/2

(但し、NAは半導体膜の不轄物濃度、 ≠ ▽は禁止 帯中央から関ったフェルミエネルギー、 《は半導 体膜の誘電率、 ¶は電子電荷量である。) で示される寸法以下の関係を調足するように形成

めに示した。このことは、デジタル回路における デジタル信号を扱う場合、そのスイッチング特性 が良好となることから、高速なスイッチングが可 能となり、より周波数の高い信号も容易に取扱う ことができるのである。

大に、本発明の半導体装置をインバータ回路工程に、本発明の半導体装置をインバータ回路工程に対した場合の製造工程について第4回を用いて説明する。先ず、第4回には、かりコンチ等体基を記した。からに、かりコン酸32を1.000人程度に対した。からに、があるの多結品シリコン酸32は、第4回(b)に示すことを用いて多結品シリコンを単結はに示すことを用いて多結品シリコンを単結というに、かり、を用いて多結品シリコンを単結というを発展を表現である。このP型単結品シリコン酸33が第1回で示した半導体膜2に対応にアニア型単結品シリコン酸33の表面は、その全面にグ

# 特爾平2-220474(4)

ート酸化酸34を設けるため、酸化雰囲気中で処理 する熱酸化法により 500人程度の酸化酶層を形成 する。 そして、第4図(c)に示すように、このゲ ート酸化級34上にレジスト膜35を設け、このレジ ストに35の負荷素子を形成するための部分には、 所定のパターンの開孔36を形成し、P型単結晶シ リコン威33内にリン (P)(N型導電型を形成する ための不統物)をしせい鉱制御によりイオン注入 してN型不純物領域37を形成する。N型不純物領 城37を形成した後、レジスト膜35は除去し、ゲー ト酸化酸34の表面に、 第4回(d)に示すように、 CVD法により 3,500人程度の厚さに多額品シリ コンを堆積して多粒品シリコン膜38を形成し、こ の多結品シリコン数38上のドライブ兼子領域の上 にのみレジスト膜39で被膜し、このレジスト膜39 の被瞑していない部分に、N型導電型を形成する ための不能物であるリンをイオン注入してN型多 結晶シリコン領域40を形成する。そして、レジス ト膜39は削除し、次に、第4関(e)に示すように、 新たにレジスト膜41を形成されたN型多額基シリ

コン領域40の上にのみ被膜して、レジスト膜41の 被威していない部分に、P型導電型を形成するた めの不純物である水ウ浴をイオン注入してP型多 結島シリコン俄城42を形成する。そして、レジス ト説41は除去し、新たにゲート電極領域形成用の レジスト膜43をN型多結品シリコン領域40及びP 型多額品シリコン領域42に被膜し、 第4回(エ)に 示すように、RIR技術を用いて多粒品シリコン 腹 (40, 42) をパターニングする。その後、パタ ーニングされたレジスト膜43を残したまま、レジ ストプロック法を用いて、多紋品シリコン瞑32で ある半導体裏内にN型導電型を形成するための不 親物であるび溝(As)をイオン往入して、 第4 健(g) に示すように、ドライブ楽子と負荷楽子の ソース・ドレインに相当する部分にN型音濃度不 純物領域44を澎成し、最後にレジスト膜43を除去 し、ドライブ崇子のゲート電極45と食膏菓子のゲ - ト電極46を舞出して、 増4関(h)に示すように。 配益47、保護要48等を設けて基本的交構造の製造 工程は完了する。

この時の負荷獅子の具体的な形状パラメータは、 N型不動物領域37のピーク不統物議度NA:

1 × 10<sup>17</sup> cm<sup>-3</sup>

半導体膜の厚さ : 1,000人

禁止帝中央から潤ったフェルミエネルギー≠₽:

-0.348V (at 300K)

半導体膜の誘電率 : 1.03584×10<sup>-14</sup> F/ca

電子電荷量 q : 1.60218×10-19 (C)

**美、隹の形状パラメータは、** 

N型高温度不能物質域44のピーク不利物濃度 :

1 × 10" ca-"

N型ゲート電極45の不純物温度 : 1×10<sup>20</sup> ca<sup>-2</sup>

N型ゲート電振45の厚さ : 3,000人

である.

1.

上述した実施例では、ゲート電極45,46にアルミニウムを用いたが、タングステン・モリブデン等の高融点金属でもよい。また、負荷妻子のチャネル部にP型不輔物領域が存在してもよい。

このようにして得られたインパータ回路は、食 荷煮子が理想的な食荷特性、すなわち理想的な定 電流圏に近い電流電圧特性を有するので、高速な スイッチング信号を扱うことができる。

## (発明の効果)

以上、上述したように、本発明によれば、理想的な定電法制に近い電流電圧特性を有する半導体 装置を暴成できるので、デジタル回路での負荷業 子に適用することによって、高速な信号処理が可 能となり、ひいては優れた高速化療積回路を構成 できるなどの優れた効果を発揮できる。

## 4. 図面の簡単な説明

第1回は本発明の平準体装置の原理を説明する 構成所面面、第2回は本光明の半準体装置を適用 したインパータ間路の回路面、第3回は本発明の 効果を説明する特性曲線圏、第4回は本発明の一 実施側の半準体装置の製造工程を示す工程間、第 5回は使来の半導体装置の新面図である。

1 ··· SiOzの絶縁層。 2 ··· Siの半導体膜。


10…ドライプ楽子。 11…負荷業子。

12---ソース。 13---ドレイン(ソース)。


14…ドレイン、 15… 純緑膜、


# 特別年2-220474(5)


16…ドライブ煮子のゲート電極、 17… 負荷滑子11のゲート電極、 18…ドライブ素子のチャネル領域、 19…負荷瀬子のチャネル領域。 20 ··· S 1 基板。





1














# 特開平2-220474(6)

